Sfoglia per Serie IEEE WORKSHOP ON SIGNAL AND POWER INTEGRITY
Mostrati risultati da 1 a 4 di 4
Bandwidth Limits of Connector Wipe Stub for Reliable 224 Gbps Signaling
2023-01-01 De Paulis, F.; Rabinovich, R.; Resso, M.; Kocsis, S.
Feasibility Analysis of Chip-to-Module Channel Operating at 212 Gbps
2022-01-01 De Paulis, F.; Rabinovich, R.; Mellitz, R.; Resso, M.
Non-destructive PCB Substrate Height Extraction with Multi-Measurement Technique
2021-01-01 Lee, T. W.; De Paulis, F.; Resso, M.; Piket-May, M.; Bogatin, E.
Time Domain Assessment of Minimum FEXT by Tabbed Line Design
2024-01-01 de Paulis, F.; Olivieri, C.; Pali, A.
Titolo | Data di pubblicazione | Autore(i) | File |
---|---|---|---|
Bandwidth Limits of Connector Wipe Stub for Reliable 224 Gbps Signaling | 1-gen-2023 | De Paulis, F.; Rabinovich, R.; Resso, M.; Kocsis, S. | |
Feasibility Analysis of Chip-to-Module Channel Operating at 212 Gbps | 1-gen-2022 | De Paulis, F.; Rabinovich, R.; Mellitz, R.; Resso, M. | |
Non-destructive PCB Substrate Height Extraction with Multi-Measurement Technique | 1-gen-2021 | Lee, T. W.; De Paulis, F.; Resso, M.; Piket-May, M.; Bogatin, E. | |
Time Domain Assessment of Minimum FEXT by Tabbed Line Design | 1-gen-2024 | de Paulis, F.; Olivieri, C.; Pali, A. |
Mostrati risultati da 1 a 4 di 4
Legenda icone
- file ad accesso aperto
- file disponibili sulla rete interna
- file disponibili agli utenti autorizzati
- file disponibili solo agli amministratori
- file sotto embargo
- nessun file disponibile